Weltneuheit: IBM stellt Chip-Architektur unter 1 Nanometer vor
von Redaktion,
IBM hat nach eigenen Angaben die weltweit erste Chiptechnologie im Bereich unter 1 Nanometer vorgestellt: Die neue „Nanostack”-Architektur soll mit einer Strukturgröße von 0,7 nm (7 Ångström) einen Meilenstein für die Halbleiterindustrie markieren, die zunehmend an die physikalischen Grenzen klassischer Chip-Skalierung stößt.
(Bild: IBM)
Anzeige
Der neue Sub-1-nm-Chip integriert laut IBM knapp 100 Milliarden Transistoren auf einer Fläche in Fingernagelgröße – fast doppelt so viele wie beim 2-nm-Chip, den das Unternehmen 2021 vorgestellt hatte. Möglich werde dies durch eine Reihe struktureller und materialtechnischer Innovationen, allen voran die neue dreidimensionale Nanostack-Architektur.
Nach veröffentlichten technischen Ergebnissen soll der neue Chip gegenüber den bisherigen 2-nm-Chips von IBM bis zu 50 Prozent mehr Performance oder 70 Prozent höhere Energieeffizienz ermöglichen und damit Anwendungen von generativer KI über Cloud-Infrastruktur bis zu künftigen Endgeräten beschleunigen.
„Der jüngste Durchbruch von IBM in der Chiptechnologie markiert einen Wendepunkt im Computing und verschiebt die Technologie von der Nanometer-Ära in die Größenordnung von Atomen”, erläutert Jay Gambetta, Director of IBM Research und IBM Fellow. Mit der neuen Nanostack-Architektur definiere man nicht nur Transistoren neu, sondern grundlegend den Aufbau von Chips, um deutlich mehr Leistung und Energieeffizienz zu erzielen, so Gambetta weiter.
Für den neuen Chip haben IBM-Forschende mit Nanostack nach eigener Darstellung das erste bekannte dreidimensionale, auf Nanosheet basierende Transistordesign der Branche entwickelt. Die Architektur stapelt und versetzt Transistoren vertikal und nutzt eine 3D-sequenzielle Integration, um mehr Transistoren auf einem Chip unterzubringen. Zudem erlaube sie den Einsatz unterschiedlicher Materialkombinationen je Schicht, sodass Leistung und Energieeffizienz jedes Transistors unabhängig voneinander optimiert werden können.
Ausblick auf Produktionsreife
IBM und Partner wie Lam Research, Tokyo Electron und SCREEN Semiconductor Solutions entwickeln die Technologie in der konzerneigenen Halbleiter-Forschungseinrichtung in Albany, New York, weiter. Dort soll künftig ein High-NA-EUV-Lithografiesystem von ASML zum Einsatz kommen, das für die weitere Skalierung von Halbleiter-Technologieknoten als wesentlich gilt.
Nach eigenen Angaben sieht IBM einen Weg zur Produktionsreife der Nanostack-Technologie im Sub-1-nm-Bereich innerhalb der kommenden fünf Jahre. Das Unternehmen hatte zudem kürzlich die Gründung von Anderon angekündigt, einer eigenständigen Foundry für Quantenchips, die laut IBM auf die Halbleiter- und Quantencomputing-Expertise des Konzerns zurückgreifen soll.
